Latch
No Clock = No Edge.
Input Change -> Next Change
Transient Error Operation
S R Q Q’
1 0 0/1 1
0 1 0/1 0
SR-Latch
Q와 Q’은 항상 서로 반대값이어야 한다
중간에서 실시간으로 변하는 값은 값이 아니다. 최종에 변하는 값이 값이다.
Next State(Q, Q’)은 Input(S, R)과 Present State(Q, Q’)에 의하여 결정된다.
SR NOR Latch
S R = 0 0
Q Q’ = 1 0 이면 Q^ Q’^ = 1 0이 됨
Q Q’ = 0 1 이면 Q^ Q’^ = 0 1이 됨
(이전 상태 유지. Store Operation)
S R = 0 1
Q Q’ = 1 0 이면 Q^ Q’^ = 0 1이 됨
Q Q’ = 0 1 (0 Reset Operation)
S R = 1 0
Q Q’ = 1 0 이면 Q^ Q’^ = 1 0이 됨
Q Q’ = 0 1 (1 Set Operation)
S R = 1 1
Q Q’ = 1 0 이면 Q^ Q’^ = 0 0이 됨
Q Q’ = 0 1 (X)
SR NAND Latch
SR NOR Latch에 Inverting 한다 (SR NOR Latch의 반대)
S R Q Q’
0 0 1 1 (Q=Q’이므로 허용 안 되는 경우)
S R = 0 0
Q Q’ = 1 0 이면 Q^ Q’^ = 1 1이 됨
Q Q’ = 0 1 (X)
S R = 0 1
Q Q’ = 1 0 이면 Q^ Q’^ = 1 0이 됨
Q Q’ = 0 1 (1 Set Operation)
S R = 1 0
Q Q’ = 1 0 이면 Q^ Q’^ = 0 1이 됨
Q Q’ = 0 1 (0 Reset Operation)
S R = 1 1
Q Q’ = 1 0 이면 Q^ Q’^ = 1 0이 됨
Q Q’ = 0 1 이면 Q^ Q’^ = 0 1이 됨
(이전 상태 유지. Store Operation)
Gated SR Latch
= SR Latch with Enable
SR Latch 전에 AND 게이트의 작동
G Q
0 Q (변화 없음)
1 SR-Latch (S와 R 값에 의해 변함)
NAND Latch의 입력은 NOR Latch에서 사용되는 입력값들의 보수라는 것이다.
KOCW 디지털 논리회로 강
디지털논리회로2
플립플롭과 조합회로에 의한 순차논리회로의 분석과 설계를 다룬다. 하드웨어플로우차트인 ASMD 차트를 순차회로를 이용하여 다양하게 설계하는 방법을 다룬다
www.kocw.net
'Doc > 컴퓨터' 카테고리의 다른 글
| 논리회로 Flip-Flop Edge Trigger. Level Trigger. Setup Time. Hold Time (0) | 2022.02.02 |
|---|---|
| 논리회로 JK Latch. D Latch. Gated D Latch (0) | 2022.02.02 |
| 논리회로 Combinational/Sequential Logic. Flip-Flop. (0) | 2022.01.30 |
| 논리회로 Comparator. 3 Bit Subtractor. Carry i+1. Sum i (0) | 2022.01.30 |